QQ客服 官方微博 反馈留言

浏览/检索结果: 共5条，第1-5条 帮助 已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择作者升序作者降序题名升序题名降序发表日期升序发表日期降序提交时间升序提交时间降序 A Countermeasure for Power Analysis to Scalar Multiplication of ECC Hardware (CPCI-S收录) 会议 作者:  Liu, Lifei;  Cui, Xiaole[1];  Ran, Yalin;  Cui, Xiaoxin[2] 收藏  |  浏览/下载：7/0  |  提交时间：2019/04/11 Employing the mixed FBB/RBB in the design of FinFET logic gates (CPCI-S收录) 会议 作者:  Wang, Tian[1];  Cui, Xiaoxin[1];  Liao, Kai[1];  Liao, Nan[1];  Ni, Yewen[1] 收藏  |  浏览/下载：1/0  |  提交时间：2019/04/11 Back-Gate Biasing  FinFET  Series Structure  Leakage   A crosstalk avoidance method combining crosstalk avoidance code with shielding wire technique (CPCI-S收录) 会议 作者:  Ran, Yalin[1];  Cui, Xiaole[1];  Xu, Xiaoyan[1];  Cui, Xiaoxin[2];  Jin, Yufeng[1,2] 收藏  |  浏览/下载：4/0  |  提交时间：2019/04/11 TSV  Crosstalk Avoidance Code  shielding wire technique   A High-efficient and Accurate Fault Model Aiming at FPGA-based AES Cryptographic Applications (CPCI-S收录) 会议 作者:  Liao, Nan[1];  Cui, Xiaoxin[1];  Wang, Tian[1];  Liao, Kai[1];  Ni, Yewen[1] 收藏  |  浏览/下载：0/0  |  提交时间：2019/04/11 Setup time variation  FPGA  Fault model   A Hardware Implementation of DES with Combined Countermeasure against DPA (CPCI-S收录) 会议论文 2013 IEEE 10TH INTERNATIONAL CONFERENCE ON ASIC (ASICON) 作者:  Cui, XiaoXin[1];  Li, Rui[1];  Wei, Wei[1];  Gu, Juan[2];  Cui, Xiaole[3] 收藏  |  浏览/下载：1/0  |  提交时间：2019/04/15