QQ客服 官方微博 反馈留言

浏览/检索结果: 共3条，第1-3条 帮助 已选(0)清除 条数/页：5101520253035404550556065707580859095100   排序方式：请选择作者升序作者降序题名升序题名降序发表日期升序发表日期降序提交时间升序提交时间降序 A signal degradation reduction method for memristor ratioed logic (MRL) gates 期刊论文 IEICE ELECTRONICS EXPRESS, 2015, 卷号: 12, 期号: 8, 页码: 6 作者:  Liu, Bosheng l;  Wang, Ying;  You, Zhiqiang;  Han, Yinhe;  Li, Xiaowei 收藏  |  浏览/下载：15/0  |  提交时间：2019/12/13 full adder  memristor ratioed logic (MRL) gate   A signal degradation reduction method for memristor ratioed logic (MRL) gates 期刊论文 IEICE Electron. Express, 2015, 卷号: Vol.12 No.0 - 收藏  |  浏览/下载：2/0  |  提交时间：2019/12/31 full  adder  memristor  ratioed  logic  (MRL)  gate   A signal degradation reduction method for memristor ratioed logic (MRL) gates 期刊论文 IEICE ELECTRONICS EXPRESS, 2015, 卷号: Vol.12 No.8 作者:  Liu, BS;  Wang, Y;  You, ZQ;  Han, YH;  Li, XW 收藏  |  浏览/下载：3/0  |  提交时间：2019/12/31 full  adder  memristor  ratioed  logic  (MRL)  gate