低功耗流水线结构相位累加器

	低功耗流水线结构相位累加器
	武锦; 周磊; 吴旦昱; 陈建武; 金智; 刘新宇
	2014-06-25
著作权人	中国科学院微电子研究所
专利号	CN201210109997.5
国家	中国
文献子类	发明专利
英文摘要	本发明公开了一种低功耗流水线结构相位累加器，摒弃传统结构中通过级联D触发器增加延时的方法，通过改变频率控制字单元中D触发器的时钟信号来调节延时，从而减少频率控制字单元中D触发器数量，降低功耗。对于M级流水线结构的N比特相位累加器，传统结构需要N×(M+1)/2个D触发器，本发明提供方法只需要N+M+1个D触发器。本发明的低功耗流水线结构相位累加器具有设计简单、功耗低、频率变化快的特点。
公开日期	2012-08-15
申请日期	2012-04-13
语种	中文
内容类型	专利
源URL	[http://10.10.10.126/handle/311049/12950]
专题	微电子研究所_高频高压器件与集成研发中心
作者单位	中国科学院微电子研究所
推荐引用方式 GB/T 7714	武锦,周磊,吴旦昱,等. 低功耗流水线结构相位累加器. CN201210109997.5. 2014-06-25.