| 10Gb/s串行接口发送端电路的设计 | |
| 马轩 ; 王自强 ; MA Xuan ; WANG Zi-qiang | |
| 2016-03-30 ; 2016-03-30 | |
| 关键词 | 高速串行 并串转换 驱动器 前馈均衡器 阻抗匹配 High speed serial link Mux Driver FFE Impedance matching TN432 |
| 其他题名 | Circuit Design for Transmitter System of 10 Gb/s SerDes |
| 中文摘要 | 介绍了一个高速多通道SerDes发送端系统的设计.设计采用65nm CMOS工艺,单通道数据率为10Gb/s.数据通道由一个全速率并串转换Mux电路和一个CML驱动器组成:在并串转换电路的高速部分,为了节省功耗和面积,采用TSPC型的锁存器和触发器代替CML型结构;输出驱动器采用CML结构,并加入一个四抽头的前馈均衡电路以减小数据信号码间串扰的影响;最后为了使信号能够无反射地进行传输,设计了阻抗匹配电路.; In this paper,a design for the transmitter system of muti-channel high speed SerDes is presented.It′s realized in 65nm CMOS process and the data rate of a single lane is 10Gb/s.The data lane circuit consints of a fullrate MUX and a CML driver;The MUX is adopted the structure with TSPC latches and TSPC D-flip-flops(DFF) instead of CML circuits in the high speed stages to save power and area.The diver is made of CML structure,and a 4tap feed-forward equalization(FFE)is applied in the driver to reduce the influence of ISI;Finally,the impedance matching circuit is used to avoid signal reflection in the channel. |
| 语种 | 中文 ; 中文 |
| 内容类型 | 期刊论文 |
| 源URL | [http://ir.lib.tsinghua.edu.cn/ir/item.do?handle=123456789/147034]  |
| 专题 | 清华大学 |
| 推荐引用方式 GB/T 7714 | 马轩,王自强,MA Xuan,等. 10Gb/s串行接口发送端电路的设计[J],2016, 2016. |
| APA | 马轩,王自强,MA Xuan,&WANG Zi-qiang.(2016).10Gb/s串行接口发送端电路的设计.. |
| MLA | 马轩,et al."10Gb/s串行接口发送端电路的设计".(2016). |
| 个性服务 |
| 查看访问统计 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论